FPGA, CPDL, PDL

FPGA(field programmable gate array)

FPGA(field programmable gate array, 현장 프로그래머블 게이트 어레이)은 프로그래머블 논리 요소와 프로그래밍가능 내부선이 포함된 반도체 소자이다. 프로그래머블 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능같은 기본적인 논리 게이트의 기능을 복재하여 프로그래밍할 수 있다. 대부분의 FPGA는 프로그래밍가능 논리 요소 (FPGA 식으로는 논리 블록이라고도 함)에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소도 포함하고 있다.

프로그램이 가능한 내부선 계층구조는 FPGA의 논리블록을 시스템 설계자가 요구하는 대로 단일칩 프로그래밍가능 빵판처럼 내부연결을 할 수 있다. 이 논리블록과 내부선은 제조공정 이후에 소비자/설계자(그러한 이유로 "현장 프로그래머블", 현장에서 프로그래머블라고 불림)가 프로그램할 수 있으므로 요구되는 어떠한 논리기능이라도 수행한다.

FPGA는 일반적으로 주문형 반도체(ASIC) 대용품보다 느리고 복잡한 설계에 적용할 수 없으며 소비전력이 크다. 그러나 개발시간이 짧고, 오류수정을 현장에서 재프로그램할 수 있고, 초기 개발비가 저렴하다는 장점이 있다. 제조사는 설계이후에 수정할 수 없도록 할당된 덜 유연한 FPGA 버전으로 싸게 팔 수 있다. 이런 설계개발은 일반적인 FPGA에서 만들었고 좀더 ASIC와 비슷한 고정된 버전으로 변경되었다. 복합 프로그래머블 논리 소자 (CPLD)는 또다른 대체품이다.

CPDL(Complex Programmable Logic Device)

복합 프로그래머블 논리 소자 (Complex Programmable Logic Device)는 현장 프로그래머블 게이트 어레이 (FPGA)와 프로그래머블 어레이 논리 (PAL)의 복합성과 구조적 특성을 지니고 있는 프로그래머블 논리 소자 (PLD)이다. 제조된 복합 프로그래머블 논리 소자의 블럭은 논리적 표준형 식과 더 특별한 논리 연산을 실행하는 논리가 포함된 매크로셀 (macrocell)이다.

프로그래머블 어레이 논리과 동일한 특징:

• 비휘발 설정 메모리. 대다수 현장 프로그래머블 게이트 어레이와 다르게 외부 설졍 ROM이 불필요하고, 복합 프로그래머블 논리 소자는 시스템 시작하자마자 동작할 수 있다.
• 특히 큰 소자는 라우팅 대부분이 (내부 상태저장이나 깊은 레이어 논리의 작은 이점으로) 외부핀과 연결된 입력과 출력신호를 가지는 논리블럭을 수반한다.

현장 프로그래머블 게이트 어레이와 동일한 특징:

• 큰수의 게이트가 가능함. 복합 프로그래머블 논리 소자는 일반적으로 수천에서 수십만의 논리 게이트와 동등하며, 적당히 복잡한 데이터 처리 장치의 수행이 가능하다. 프로그래머블 어레이 논리는 일반적으로 수백 게이트와 동등하며, 현장 프로그래머블 게이트 어레이는 일반적으로 수백만에서 수백만의 범위이다.
• 어떤 제품은 논리가 결과의 합식보다 유연하도록 매크로셀 사이에 복합한 피드백 라인과 (내부 연산회로 같은) 일반적으로 사용되는 다양한 기능을 실행하는 특별한 논리를 포함한다.

큰 복합 프로그래머블 논리 소자와 작은 현장 프로그래머블 게이트 어레이의 가장큰 다른점은 복합 프로그래머블 논리 소자에는 칩내부에 비활성 메모리가 존재한다. 구조적 접근에서 다른점은 중간체 영역으로부터 분명히 더 멀다.

비휘발의 특징은 복합 프로그래머블 논리 소자가 이런 능력을 가지지 않는 다른 소자를 제어 이전에 처리하는 부트 로더 기능을 수행하는 현대 디지털 설계에 종종 사용되는것을 의미한다. 좋은 예로 복합 프로그래머블 논리 소자가 비활성 메모리에서 현장 프로그래머블 게이트 어레이에 환경설정 데이터를 올리는 데 사용된다.

(처음으로 시그네틱스에 의하여 판매된) 프로그래머블 논리 어레이 (PLA)와 프로그래머블 어레이 논리보다 우월하면서 심지어 더 작은 소자로 진보적인 단계가 복합 프로그래머블 논리 소자이다.

두 소자 사이에서 향상된 현장 프로그래머블 게이트 어레이는 두가지 종류가 근본적으로 구별할 수 없을때까지 의미해지는 경향이 계속되었다.

PLD(Programmable Logic Device)

PLD(Programmable Logic Device)는 제조 후 사용자가 내부 논리 회로의 구조를 변경할 수 있는 집적 회로이 다. 초기에는 사전에 프로그래밍되어 양산에 제공되어서 회로를 변경하지 않아도 되는 것이 일반적이었다. 최근에는 동작 중 회로의 정의를 다시 할 수 있어서 재설정 가능 논리 소자(Reconfigurable Logic Device)라고도 불린다. 는 설계시 사양이나 기능이 정해져서 제조되기 때문에 나중에 회로 구성을 변경할 수 없는 일반 집적 회로와 달리 회로가 정의되지 않은 채 출하되어 사용자가 임의의 회로를 기록해 동작시킬 수 있다.

일반 집적 회로는 대량으로 제조하는 경우 ASIC를 사용하지만 개발에 걸리는 기술 자산과 설비, IP 등 초기 개발비가 들며 설계 자산을 다른 곳에 쓸 수 없고 설계하는 데 많은 시간이 들며 조금의 실수도 용납되지 않아 개발자에게 부담이 될 수 있다. 하지만 설계 가능 논리 소자의 경우 초기 개발비가 필요없고 회로를 여러 번 고쳐 쓸 수 있기 때문에 오늘날 많은 사람들의 지지를 받아 개발품부터 양산품까지 폭넓게 쓰이고 있다.

통상 PAL(Programmable Array Logic), GAL(Generic Array Logic)의 총칭으로 쓰이는 말이지만 CPLD와 FPGA까지 포함한 총칭으로 쓰이기도 한다

원문 : Wikipedia